Le premier système sur puce (SoC) mis au point par le consortium finlandais SoC Hub vient d’être photomasqué. Les partenaires du projet se concentreront ensuite à améliorer la conception, l’automatisation et la performance du SoC. La première des trois puces à être développées par le consortium sera prête pour un déploiement début 2022. Le projet contribue au renforcement de la souveraineté technologique en Europe.
Ce communiqué de presse contient des éléments multimédias. Voir le communiqué complet ici : https://www.businesswire.com/news/home/20211213005529/fr/
The bonding diagram image shows how the chip IO pads are wired to the package pins. The package is soldered to the printed circuit board. The layout picture depicts how the functional blocks are physically located on the chip. The IO pads that are bonded to the package pins are shown on the sides. Photos: SoC Hub. (Graphic: Business Wire)
Le consortium finlandais SoC Hub a été mis sur pied pour développer la conception SoC en tant que pionnier en Europe et pour améliorer la position concurrentielle de la Finlande. L’initiative SoC Hub, coordonnée par l’université de Tampere, en Finlande, et Nokia, a été lancée cette année. Les activités de création conjointe réalisées par les partenaires vont bien au-delà du cadre d’un projet de recherche conventionnel.
« Le SoC a été développé à l’aide des mêmes méthodes qui sont utilisées dans la production industrielle, comme la conception en vue de la testabilité, une vérification approfondie et l’attention portée à l’intégration au niveau du système plutôt que des modèles », déclare Ari Kulmala, professeur de pratique en conception SoC à l’université de Tampere.
Selon Kulmala, la puce peut également être testée par des parties prenantes externes étant donné qu’elle comprend un kit de développement, et qu’elle peut être intégrée à un large éventail d’autres systèmes.
Un des objectifs clés du projet SoC Hub est de permettre le prototypage rapide de nouvelles idées, comme l’internet des objets (IdO), l’apprentissage machine et les technologies 5G et 6G au silicium.
La puce Ballast récemment photomasquée est la première d’une série de trois puces. La puce sera fabriquée par TSMC, premier fabricant mondial de puces à semiconducteurs.
La puce est fabriquée à l’aide du récent processus 22nm Ultra Low Leakage de TSMC, qui convient particulièrement bien pour les dispositifs IdO et périphériques. Ballast contient plusieurs cœurs RISC-V CPU, un processeur de signal numérique, un accélérateur d’IA, des interfaces apparentées à des capteurs et une interface d’extension pour FPGA. Une pile logicielle exhaustive – avec pilotes, outils de développement logiciel et assistance corrective de la puce – a également été déployée. La puce prend simultanément en charge les systèmes d’exploitation en temps réel et Linux.
« Cela a été un plaisir de travailler avec l’équipe SoC Hub. Ils ont été extrêmement rapides pour mettre au point cette puce, et la qualité du travail est irréprochable », déclare Bas Dorren, directeur du développement commercial chez imec.IC-link, qui fait partie d’imec (un hub R&D consacré aux nanotechnologies et aux technologies numériques).
Deux autres puces seront photomasquées dans les deux prochaines années
Vu son gabarit imposant, la puce a bien été créée en très peu de temps. L’objectif ambitieux a été atteint grâce à l’esprit d’équipe et à l’expertise et l’expérience des experts qui ont pris part au projet.
« Un travail considérable a été accompli pour assurer cette collaboration parfaite entre l’université et les entreprises partenaires. Plusieurs chercheurs en début de carrière ont contribué à la conception de Ballast et ont donc eu l’opportunité d’appliquer à un projet industriel les connaissances qu’ils ont acquises durant leurs études », déclare Timo Hämäläinen, responsable de l’unité des sciences informatiques à l’université de Tampere.
Outre le développement du SoC, la première phase du projet a également été une entreprise majeure, avec l’élaboration du consortium et la préparation des accords de logiciel et de licence. Basé à l’université de Tampere et chez Nokia, le consortium se compose de CoreHW, VLSI Solution, Siru Innovations, TTTEch Flexibilis, Procemex, Wapice et Cargotec à titre de partenaires.
Dans le projet financé par Business Finland, trois SoC seront photomasqués d’ici la fin 2023. Les cas d’utilisation pour ces puces seront planifiés avec le consortium du projet.
« Durant les prochaines phases du projet, nous serons en mesure de nous concentrer encore plus sur la systématique, l’automatisation et la performance des SoC. Malgré le fait d’avoir atteint notre premier objectif, nous nous remettons directement à l’œuvre. C’est aujourd’hui qu’il faut investir dans le développement des SoC, pas demain », souligne Timo Hämäläinen.
Université de Tampere
L’université pluridisciplinaire de Tampere est la deuxième de Finlande. Les fers de lance de nos recherches et enseignements sont la technologie, la santé et la société. L’université s’engage à relever les plus grands défis auxquels est confrontée notre société et à créer de nouvelles opportunités. Pratiquement tous les domaines d’étude reconnus à l’échelle internationale sont représentés au sein de l’université. L’université de Tampere et l’université de Sciences appliquées de Tampere constituent ensemble la communauté des Universités de Tampere, soit plus de 30 000 étudiants et près de 5 000 employés. www.tuni.fi/en
Le texte du communiqué issu d’une traduction ne doit d’aucune manière être considéré comme officiel. La seule version du communiqué qui fasse foi est celle du communiqué dans sa langue d’origine. La traduction devra toujours être confrontée au texte source, qui fera jurisprudence.
Consultez la version source sur businesswire.com : https://www.businesswire.com/news/home/20211213005529/fr/
