Pour gérer vos consentements :
Actualités: TENDANCES

IBM et 3M veulent construire des « building » de processeurs

Attention : monstres de puissance potentiels en approche… Notre confrère de Gizmodo.Fr (groupe Netmedia Europe, comme Channel Insider France) rapporte qu’une invention conjointe des R&D d’IBM et 3M risque bien de changer la donne en matière de puissance des processeurs.

Elle va sans doute remettre en cause la sacro-sainte évolution de la technologie qui, lorsqu’on évoquait la densité d’intégration  invitait à penser à une réduction de la longueur de grille des transistors MOS accompagnée d’une augmentation de la densité d’interconnexion de ces mêmes transistors.  La révolution vient d’une nouvelle colle ! Voilà qui aurait plu à Pierre-Gilles de Gêne, notre Prix Nobel…

Big Blue et 3M se sont pour l’occasion inspirés de l’architecture des buildings des grandes villes nés de la nécessité d’augmenter la densité de bureaux pour une surface donnée et limitée. Ils ont donc de concert mis sur pied un procédé de collage du silicium dont le principe est similaire.

A la clé : une nouvelle classe de matériau qui permet d’empiler les puces. A titre d’exemple, une tour de 100 chips n’occuperait, selon ce procédé,  que la surface d’une seule de ces puces (mais assortie bien évidemment d’un volume global sensiblement revu à la hausse. On imagine bien cependant le bond phénoménal que cela pourrait engendrer en termes de densité d’intégration !

L’empilement des coeurs processeurs augmente la puissance de la puce.

Alors, si des choses sont déjà faites en « 3D », notamment du côté d’Intel avec sa technologie « tri-gate », il s’agit plus de transistors 3D fonctionnant tout compte fait de façon similaire aux transistors 2D. En revanche, le MOS possédant une telle grille 3D serait ainsi 37 % plus performant que son équivalent planar.

Le procédé de collage des puces permettrait selon IBM « d’obtenir des CPU jusqu’à 1000 fois plus puissants qu’actuellement ». Reste à prendre en compte dans la finalisation de cette technologie, les problèmes techniques relevant de l’évacuation de la chaleur, du bonding (les connexions allant de la puce au boîtier) ainsi que des interconnexions entre les différentes puces.

Si IBM et 3M réussissaient, « à la colle », à passer à une phase de production de ces puces à un coût raisonnable, la loi de Moore devrait pour la quatrième fois être formulée (la troisième formulation confirmant que « la puissance double tous les dix-huit mois à investissements constants »).

Gérard Clech

Articles récents

« Les partenaires qui investissent dans Juniper voient leurs ventes augmenter ! » Juniper présente les évolutions de son programme partenaires.

Juniper présente une nouvelle évolution majeure de son programme mondial : Le Juniper Partner Advantage…

3 jours années

[Agenda] « Partager les bonnes pratiques de nos partenaires Cyber » : Le distributeur Cris Réseaux donne RDV aux MSPs & ESN à Strasbourg le 23 mai.

Le grossiste Cris Réseau réunit ses partenaires revendeurs et éditeurs le jeudi 23 mai prochain…

3 jours années

[Marché] PNY Distributeur Nvidia de l’année pour la 3ème année consécutive

PNY Technologies, fournisseur global de composants et de solutions de stockage pour les marchés de…

5 jours années

« Proposer aux revendeurs des PC reconditionnés, aux standards de qualité HP » TD SYNNEX et HP présentent la nouvelle gamme Revitalize

Avec sa gamme Revitalize, HP entend aider ses partenaires et les clients finaux à adopter…

5 jours années

« Notre engagement envers les MSPs va au-delà de la technologie » : L’éditeur Centreon lance son programme partenaires dédié aux MSPs

Éditeur « Partner-first », Centreon étend son programme partenaires « ON » avec l'ambition d'accompagner…

6 jours années

[Nomination] Stordata annonce la nomination d’un nouveau Directeur Général en France

Stordata, spécialiste des solutions de gestion de données et de la transformation SI, fait évoluer…

6 jours années